我遇到了一个时序有CPLD完成的电路，想把它用常用的逻辑门电路实现，请教各位该怎么实现？我不懂CPLD的。

CPLD的输入：三引脚  A0,WE,RD   输出：两个引脚　　WE１,RD１

CPLD语言如下：

CPLD_RD/WR=not（(not A0)or WORD orHALFWORD）;

CPLD_WE1=not(A0 or WORD or HALFWORD);