标题:
Modelsim后仿真问题请教[求助]
[打印本页]
作者:
domi
时间:
2006-3-10 13:25
标题:
Modelsim后仿真问题请教[求助]
我使用的是ise7.1,modelsim6.0,生成后仿模型为vhdl描述的,现要对这个模型进行仿真,
我用compxlib命令对vhdl库进行了编译,
但是当我在modelsim中进行仿真时,反标了sdf文件,loading design时没有问题和警告,
但是当我运行仿真时报错,请问怎么回事?
vhdl的后仿和verilog的后仿好像区别很大,请问高手如何解决这些问题!
作者:
sunnyho
时间:
2006-7-18 10:05
嘿嘿!帮你顶一下!~~
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0