电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: verilog一问！！！ [打印本页]

作者: kendny 时间: 2006-3-14 10:57 标题: verilog一问！！！

程序仿真时没有问题,但综合时却出现如下错误,哪位高手指点一下,thanks

WARNING:Xst:528 - Multi-source in Unit <fifo> on signal <read_ptr1<2>1> not replaced by logic
Signal is stuck at GND
WARNING:Xst:528 - Multi-source in Unit <fifo> on signal <read_ptr1<1>1> not replaced by logic
Signal is stuck at VCC
WARNING:Xst:528 - Multi-source in Unit <fifo> on signal <read_ptr1<0>1> not replaced by logic
Signal is stuck at GND

作者: barry007 时间: 2006-3-14 16:31

很多warning是没有关系的
特别是你使用其他模块时，对没有使用的信号，它就会用warning提醒你

把eroor找出来把

作者: zzumei 时间: 2006-3-24 10:49

综合时就出现了类似与上面的warning，就直接出来了ERROR:Xst:415 - Synthesis failed，不是warning的问题那是什么问题？谢谢

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)