电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请问VHDL语言中bit和std_logic有什么区别？ [打印本页]

作者: icefog 时间: 2006-3-25 13:01 标题: 请问VHDL语言中bit和std_logic有什么区别？

如题

作者: 32kmcu 时间: 2006-3-25 15:05

区别很大,BIT只能取两个值,非1即0,而STD有9个取值.对于bit数据类型，clock'EVENT AND clock = '1'是检测信号的上升沿；而std_logic类型的数据则不可以这样做，原因是此数据类型的取值是很多选择的．用RISING_EDGE(clock)则可以进行信号的上升沿判断．RISING_EDGE是VHDL语言在IEEE库中的标准程序包内的预定义函数．

作者: icefog 时间: 2006-3-25 21:04

原来是这样

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)