电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请问MAX+PLUS2中如何产生一个17进制的计数器？ [打印本页]

作者: ecnanjing 时间: 2003-7-31 09:20

用状态机实现。

作者: zjq@gpte.com.cn 时间: 2003-7-31 10:57

用查找表不行吗？

作者: shirleydp 时间: 2003-7-31 16:09

各位高手可不可以说的详细一点呢？小妹我不胜感激

作者: yaoy_wanglt@eyo 时间: 2003-7-31 21:37

很简单的，用两个160计数器不就可以了吗。

作者: wbt8714@sohu.co 时间: 2003-8-1 08:30

你用语言(vhdl  或者verilog hdl）编一个程序就可以了拉。比如用verilog hdl：
module counter17(clk,out);
input clk;
output[4:0]  out;
reg[4:0]  out;
always@(posedge clk )
begin
if(out==17)  out=0;
else  out=out+1;
end
endmodule
就这么简单，不过如果你没有学过这种语言的话，那就直接用原理图输入法拉！好象在LPM中也有！你可以自己设置。

作者: shirleydp 时间: 2003-8-1 10:38 标题: 请问你程序里面的OE是用来作什么的？

请问你程序里面的OE是用来作什么的？

作者: shirleydp 时间: 2003-8-1 10:46 标题: 请问你的程序里面的CE是做什么用的？

请问你的程序里面的CE是做什么用的？

作者: shirleydp 时间: 2003-8-1 11:06 标题: 该程序我在MAX+PLUS2下仿真，好象不对，并没有记数

该程序我在MAX+PLUS2下仿真，好象不对，并没有记数

作者: shirleydp 时间: 2003-8-1 11:12 标题: 仿真时，我的设置是OE，CE，LOAD均为1，CLR为0，CLK为时钟，DATA为HEX类型，输入3，

仿真时，我的设置是OE，CE，LOAD均为1，CLR为0，CLK为时钟，DATA为HEX类型，输入3，可是输出Q还是为3

作者: shirleydp@sohu. 时间: 2003-8-1 11:44

OK开始记数了，太感谢您了，顺便问一句怎么把CLK的间隔调小一点，现在只能看到5个记数脉冲，我想看看后面的

作者: shirleydp@sohu. 时间: 2003-8-1 13:10

怎么记数到15就重新开始了，是不是应该把DATA设成BIN的格式

作者: shirleydp@sohu. 时间: 2003-8-1 13:14

还是不对，麻烦你看一下

作者: shirleydp@sohu. 时间: 2003-8-1 13:36

有，shirleydp@sohu.com
太谢谢您了

作者: shirleydp@sohu. 时间: 2003-8-1 13:47

我还没受到。可能要等一会才收到

作者: shirleydp@sohu. 时间: 2003-8-1 13:52

我的名字就是我的邮箱，麻烦你再试一下，我还没受到

作者: timorthy 时间: 2003-8-1 13:59

解释的好详细呀。佩服佩服。

作者: shirleydp@sohu. 时间: 2003-8-1 13:59

要不你再发一个到shirley.d1@163.com，sohu的我还是没收到，不知道怎么回事情。太麻烦你了，我都不好意思了：）

作者: shirleydp@sohu. 时间: 2003-8-1 14:06

收到了，太感谢您了。：）

作者: shirleydp@sohu. 时间: 2003-8-1 14:21

我重新仿真了一下，这次我的DATA选择的是DEC格式的，看起来是在记数了，结果也是对的，可是我的结果偶数显示全为0，怎么回事，我哪里设置的不对吗？我把结果发到你的邮箱了。

作者: shirleydp@sohu. 时间: 2003-8-1 14:52

这次我选择的器件是AUTO，前面用的是EPM7128SLC84-6，GRID SIZE 调为100ns，偶数值还是为0，这种问题以前我从来都没遇到过

作者: shirleydp@sohu. 时间: 2003-8-1 15:00

好了，正常了，我重新加了信号，现在和你的结果一样了，太感谢您了。浪费了您这么多的时间，不好意思

作者: shirleydp@sohu. 时间: 2003-8-1 15:10

10.2baseline

作者: shirleydp@sohu. 时间: 2003-8-1 15:22

谢谢，请问你是怎么生成的？我才开始学习CPLD，还有很多东西不明白，我都不知道怎么学，现在就是看看别人的代码，自己写点简单的东东。您能指点一下方向吗？

作者: shirleydp@sohu. 时间: 2003-8-1 15:34

是个仿真软件吗？类似于symplify吗？他自己生成代码吗？

作者: shirleydp@sohu. 时间: 2003-8-1 15:40

我在网上查到一个，是FTP的，我不知道怎么下。

作者: shirleydp@sohu. 时间: 2003-8-1 15:45

你对FPGA很熟吧，我现在还在CPLD的门外徘徊，我不知道从何入手，能指点一下吗？

作者: shirleydp@sohu. 时间: 2003-8-1 15:52

USB吗？想和你交个朋友，我是重大的

作者: shirleydp@sohu. 时间: 2003-8-1 16:01

很高兴认识你，你有QQ吗，这个实在太慢了，呵呵

作者: shirleydp@sohu. 时间: 2003-8-1 16:07

我的地址也是刚才发的邮箱名称

作者: shirleydp@sohu. 时间: 2003-8-1 16:21

麻烦你等以下，我着台PC上没有MSN，我正在下

作者: zxh790822@163.c 时间: 2003-8-8 15:46

这么简单的问题也来问,多学学去!

作者: shirleydp 时间: 2003-8-10 10:43 标题: 请问MAX+PLUS2中如何产生一个17进制的计数器？

请问MAX+PLUS2中如何产生一个17进制的计数器？

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)