电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: verilog hdl的一个问题！ [打印本页]

作者: shuzzz@sohu.com 时间: 2003-8-20 20:05 标题: verilog hdl的一个问题！

使用条件操作符, 编写赋值语句选择NextState的值。如果CurrentState的值
为RESET, 那么NextState的值为GO；如果CurentState的值为GO，则NextState的值为BUSY；如果CurrentState的值为BUSY；则NextState的值为RESET.
这个怎么写阿，各位大虾！

作者: owlpro 时间: 2003-8-20 20:05

case (CurrentState) RESET:NextState<=GO; GO:NextState<=BUSY; BUSY:NextState<=RESET; endcase

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)