电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: FPGA中乘法器的综合求助 [打印本页]

作者: ckh123 时间: 2006-4-14 11:10 标题: FPGA中乘法器的综合求助

在用FPGA设计FFT处理器中，蝶形运算单元采用4个乘法器IP资源，采用XILINX公司Virtex II XC2V1000系列，内部有40个18×18乘法器资源，可在ISE综合中却没有乘法器的综合结果显示。请指点。

作者: stone133 时间: 2006-4-14 13:21

是用IP(CORE)生成的吗？

作者: ckh123 时间: 2006-4-14 15:04

是IP(CORE)生成的，乘法器是输入16×16，输出17位

作者: kindjiang 时间: 2006-4-14 15:20

综合是有个使用embedded mult选项有没有选上?

作者: stone133 时间: 2006-4-14 17:11

在IP(CORE)打开后的第一页上，有一个：Multiplier Construction选项:
选中Use 18x18Multiplier Blocks这个选项才可以使用专用乘法器资源;
默认的是use luts,也就是他用luts帮你搭一个;
16X16的输出应该是32，不是17

作者: ckh123 时间: 2006-4-14 18:59

Multiplier Construction选项程灰色，无法选中啊。
有符号数，16×16，结果17位，取32位中的高17位，我测试过了，结果正确。
因为乘法器一个数据是经过例化后的（乘了2的15次方），我想在乘法运算后进行数据恢复。

作者: ckh123 时间: 2006-4-14 19:17

采用设计平台是ISE 6.1，综合属性设置Multiplier Style选择的是Block时，
和默认设置（Auto）情况下综合结果一样。

作者: ckh123 时间: 2006-4-14 19:30

多谢各位指导
问题又出来了：
我重新生成了一个乘法器，Multiplier Construction选项可以选择Use multiplier Blocks(Virtex II)，但产生的语言描述时只有VHDL，没有.V文件。由于本设计采用的是Verilog语言，可否自己添加.V文件啊？

作者: stone133 时间: 2006-4-14 23:04

Multiplier Construction选项程灰色,说明你的这个器件中没有专用乘法器资源；
你调用的时候和他是什么语言描述的无关，调用就可以了；

作者: ckh123 时间: 2006-4-15 10:48

综合结果出来了： Number of MULT18X18s:4 out of 10 40%
选择芯片是： 2v1000bg575-6
2v1000内部不是有40个18×18bit的乘法器吗，为什么只显示10个
我换了几个系列，结果都与网上所列的资源不同。
另为，Use multiplier Blocks(Virtex II)，产生的语言描述时确实只有VHDL，没有.V文件。我手动写了.V文件后才能运行的。
在使用Block RAM时也出现了同样问题：Number of BRAMs: 4 out of 10 40%
设计中确实是用了4个，但资源里不应该是40个的吗

作者: stone133 时间: 2006-4-15 11:22

具体器件型号间有很大不同，把你器件资料发上来吧
有时间我去试试

作者: ckh123 时间: 2006-4-15 17:26

从XILINX网站看到的资料：
Virtex II XC2V1000
System Gates:1M;
CLB:1280,(Slices:5120);
Multiplier Blocks:40(18×18bit)；
SelectRAM Blocks：40个18Kbits Blocks，Max RAM：720Kbits；
DCMs：8；
Max I/O Pads：432。
谢谢版主

作者: ckh123 时间: 2006-4-16 07:45

我已经找出原因了，多谢
布局布线后的资源利用情况是正确的，看来综合后的显示不准啊

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)