电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请教 ISE 12.3 verilog test fixture 仿真错误原因 [打印本页]

作者: yc2711550 时间: 2012-8-3 15:14 标题: 请教 ISE 12.3 verilog test fixture 仿真错误原因

在ISE12.3中，通过verilog test fixture。对工程仿真，编译都没问题，就是仿真时，出现错误 silulator 861: Failed to link the design.
请教原因。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)