芯片电阻制程中厚膜印刷之免试印作业探讨
传统薄膜电阻为以人工插件方式之接脚型电子组件,在组装上不仅耗费人力且有体积大、不易散热等缺点,而应用表面粘着技术之厚膜芯片电阻器乃为因应信息、通讯与消费性电子产品讲究轻、薄、短、小趋势之需求而发展。由于厚膜芯片电阻器具体积小、功率高、成本低,已成为目前及未来电阻器产品之发展主流。本研究主要针对芯片电组之制程,在生产厚膜芯片电阻时要达到免试印之印刷制程为研究目标。芯片电阻透过厚膜印刷的方式,利用设计过的金属网版,印刷在氧化铝基板上,形成电阻层。而在大量印刷之前为确保产品质量,必须经过试印的前置作业,在产品正式量产前此试印步骤必须花费额外的时间与人力,对于公司的产能与成本以及在产业界的竞争力均为负面的影响。此种「免试印制程」在国内生产芯片电阻的产业界中尚未完全推行成功,在技术上仍存在许多待克服的地方,因此许多业者皆投入相当的心力与时间在免试印作业的研究。本研究之实验结果除了所求得的回归方程式,可以作为预测原料胶体所需调配的配比及印刷膜重的评估依据之外,研究方法中所提出的调配胶体改变电阻值区间之方式,亦可延伸拓展至包含全部胶体之电阻值,期能改善目前业界对胶体原料变异过大所产生之问题。如果能持续地搜集实验资料与扩大研究范围,相信能有效地减少芯片电阻制程中「试印作业」的成本与时间,进而达到「免试印制程」之目标。欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |