Board logo

标题: PCB中防止共阻抗干扰的地线设计 [打印本页]

作者: m1_ljp    时间: 2012-8-30 16:42     标题: PCB中防止共阻抗干扰的地线设计

0 前言
  在电子电路中,多数元器件都要通过地线形成回路,线设计合理与否,直接影响电路的工作。尽可能地降低由于地线设计不和理产生对信号传输的干扰。
  在电路图中,接地常用符号来表示,表示电路中的零电位,并用来作为电路的其他各点的公共参考点。电路的各点电压、电流和信号电平的大小均是以地线作为基准电压来表示的。在阅读电路图和理解电路工作状态时,常把地线和各接地点之间视作无电位差的零电位点。而在实际电路工作中,由于地线的阻抗( 电阻、电感) 的存在,会产生一定的电位差。这些电位差的存在,必然对电路的工作带来影响。在PCB 设计中必须注意和消除地线阻抗的影响。
  1 地线对电路产生干扰的形式
  1. 1 全电流共阻抗干扰
  如图1 中,电路1 和电路2 通过公用地线AB与电源形成回路。线段AB 可等效为一个电阻和电感的串联回路,因而形成共阻抗效应。在工作时,电路1、2 的电流变动,将引起A 点电位变化,使电路1、2 相互产生干扰。如电路2 有输出至电路3, 干扰也将窜入电路3 中,因此形成全电流共阻抗干扰。
  例如有一段长为10cm, 宽为1. 5cm 的印制导线,其铜箔厚度为50 微米,导线电阻为:


  若ρ= 0. 02, 则R 约为0. 026Ω。当电路1 工作在低频时,电路的交变电流为1A, 则在这段印制导线上约产生0.026V 的交变电压降而作用在电路2上。在高频时,地线的共阻抗干扰,主要以导线的电感为主。当一段导线长度远大于其宽度时,导线的自感量可按0. 8 微亨/ 米计算。同样一段长10cm的导线,当其通过的工作频率为30MHz 时,此段导线所呈现的感抗RL= 2π L≈16Ω。可见在频率升高时,导线的感抗将比导线本身的电阻要大几个数量级。即使导线中流过很小的高频电流,如为10mA, 在导线上将产生0.16V 的高频电压。因而,对于高频电路,在制作PCB 时,印制导线要尽可能短,以减少导线感抗对电路带来的损耗与干扰。

图1  地线共阻抗干扰

  1. 2 局部电流共阻抗干扰
  如图2 所示,当印制板采用环形地线,各接地元件按就近分散接地。这样末级的交流信号一部分通过地线AD 形成回路,在导线AD 上产生交流压降。
  由于前级的晶体管发射极和基极与末级共用导线BC, 在导线BC 上产生共阻抗干扰。这种干扰是以局部电流的形式在公共地线上产生耦合,形成局部电流共阻抗干扰。




欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0