电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 关键字：嵌入式系统 FPGA 模数转换器 [打印本页]

作者: rise_ming 时间: 2012-9-6 23:21 标题: 关键字：嵌入式系统 FPGA 模数转换器

在可配置系统中实现模拟I/O
上网日期: 2012年05月24日评论[ 0 ] 打印版发送查询订阅

随着一种新产品——我们在Missing Link Electronics公司称之为“智能产品”的面市，嵌入式系统的发展出现了新动向。这一名词源自最近新出现的一个词“智能电话”，用于描述具有智能电话特性的嵌入式系统：丰富的交互式用户接口，能够通过各种传感器来感知环境，以及很强的本地处理能力等。

在智能产品中，这些功能集成到机械或者电子机械系统控制中：我们可以称之为目标系统。其应用实例包括家电、车辆以及机器人等。在智能电话出现之前，人们很早便开始了这类集成功能的研究。1

随着网路向泛在链接的发展，智能产品这一概念更加丰富了。目前，很多市场都要求新产品至少具有一种网络接口，用于接收命令，报告状态。逐步的，新产品将加入“物联网”：设备之间通过点对点网络共享计算资源，进行控制，传递状态信息，还可以在云中通过深度计算和存储资源进行交互。目前对这类系统的设计和行为进行了深入研究。2

在本文中，我们的兴趣不是分析这类智能产品，而是怎样处理这类产品中大量的不匹配问题：不匹配的产品生命周期问题。一方面，问题在于，电子/机械目标系统发展缓慢，在某些情况下，数十年不会发生变化。而另一方面，智能产品的智能链接功能却在以网络速度发生着变化；新的隐藏用户接口、新传感器，甚至是新的控制算法等。这种变化的不合拍对系统的智能部分和目标部分之间的接口带来了很大的压力。

当然，可以通过软件来解决这一问题。可以在标准CPU内核上运行代码来实现智能产品的功能，而且还可以进行修改。但是，对物理接口接触越深——智能系统和目标系统之间，或者智能系统及其传感器和网络之间，那么，就会知道硬件的作用会越来越大。在这些接口附近，以及数字和模拟传感器感应器的实际链接中，通常需要硬件来加速对时间要求较高的互操作。

这一问题的数字部分已经有FPGA应用。这些器件的最早应用是在数字接口中。目前，引脚数很多的大容量FPGA支持实现完整的智能系统。这样，设计的所有数字部分，从接口到加速器和CPU内核，可以在现场针对用户接口和网络环境的变化进行重新配置。

但是模拟电路呢?无法配置智能系统和目标系统之间接口上的模拟信号通路，或者无法在智能系统本身增加传感器等，这些都极大的限制了智能产品的灵活性，及其产品生命周期。例如，在热传感器中，一种新应用怎样使用模拟信号——而接口目前还不能提供这类信号?在现场修改，增加模数转换器(ADC)和信号调理电路不太可行。对此，人们不太注意的FPGA特性就显得非常重要了。高级FPGA的可配置I/O引脚支持LVTTL——非常适用于我们的目的，以及LVDS I/O，可以高达数百兆(MHz)。这一事实非常明显，因为LVDS输入实际上是性能良好的高速电压比较器的外在输入。原理上，这一比较器可以用于构建delta-sigma调制器(DSM)：即，过采样ADC。

DSM是多种信号目前最好的数据转换方法，而且精度比较高。当然，其结构也可以用于建立数模转换器(DAC)。图1上部显示了一阶DSM的基本组成。这一版本采用了积分电路——“智能部分”，对差值进行求和——输入信号和反馈信号之间的“delta”部分。1比特ADC只是比较器，1比特DAC是脉冲宽度调制数字输出。当积分电路输出高于参考电压时，采样电路接通DAC，逐步驱动积分电路后向输出。采样电路输出的脉冲列是模拟输入的数字表征。

图1.DSM技术可以同时实现模数转换器和数模转换器。

这涉及到一些关键点。在实际中，DSM会使用远远高于Nyquist频率的采样率，而这是传统闪存ADC采样所使用的频率；即，过采样。而且，DSM在反馈网络中采用了滤波器，进行噪声整形。这些相结合，过采样扩展了采样噪声功率谱，噪声整形功能将噪声移出了信号带宽，如图2所示。这些理念相结合，仅使用FPGA的可配置I/O引脚以及少量的外部无源器件就能够构建非常好的ADC和DAC。

图2.过采样和噪声整形功能能够将大部分采样噪声从信号带宽中去掉。

但是，实现起来并不是那么简单。图3左侧显示了连接输入的一个简单方法。然而，有一些名为delta调制器的源，不是DSM，它们不进行噪声整形。对比图中右侧的真DSM，FPGA的LVDS引脚高效的实现了1比特比较器，而采用了无源RC低通网络实现了环回滤波器。结果是具有噪声整形功能的真DSM。

图3.delta调制器(左侧)与DSM (右侧)有完全不同的噪声特性。

很显然，在模拟设计中，不能忽略FPGA LVDS引脚的模拟行为。相应的，有限振幅判决时间、亚稳态以及其他因素等都极大的影响了转换的信噪比(SNR)。如图4所示，从原理上画出了这些非线性效应，非线性加法器(例如，两个外部电阻)和LVDS比较器的反作用提供了较窄的“最佳点”，在这一点可以实现最佳SNR，即，最大有效比特数(ENOB)。

图4.无源网络和比较器特性相结合，确定了转换器设计的最佳点。

整个ADC/DAC电路的SPICE级仿真，包括FPGA LVDS引脚的SPICE详细表征，实际是找到图4中最佳点的最好方法，即，对于某一采样频率和输入电压，配置DSM的最优参数。如果没有合适的参数，DSM会不稳定，出现所谓的限制周期，劣化转换的质量。图5中的两条傅里叶曲线显示了同一DSM电路未优化和优化后组件之间的无杂散动态范围(SFDR)的区别。

图5.优化会在SFDR上产生很大的不同。从这一优化电路的曲线上您可以看出，我们在这里并没有讨论低速、低分辨率的转换器。这一方法可以用于为系统监控等应用中的不关键慢变信号提供低成本转换器。而这些DSM也适用于任务关键信号的信号通路。Missing Link Electronics公司开发人员社区：www.missinglinkelectronics.com/devzone/的技术摘要上提供这些“软ADC”和“软DAC”质量的详细信息。

但是，恰当的优化输入网络以提高这些基于LVDS的DSM的性能，并不是简单的事情。这需要很好的模拟设计技能，正确的使用FPGA引脚的电信号特性信息。换言之，这通常是专业知识产权(IP)供应商的工作。

为了能够采用这一ADC/DAC方法实现可配置系统，我们推荐图6中的可配置模拟I/O体系结构。它在可配置ADC/DAC中结合了ADC单元和DAC单元，在转换器和先进的数字信号处理(DSP)之间设置了转换滤波器。在我们的试验中，我们发现，在大多数情况下，与其他需要大量资源的滤波器相比，轻量级抽取滤波器能够产生优异的SNR结果。

图6.实现这些DSM最有效的方法是采用第三方IP内核。

这意味着，智能系统中的模拟I/O数量主要受限于目的系统所使用的FPGA引脚的数量。设计将其他宝贵的FPGA资源——逻辑单元和片内存储器，大部分留给了开发您的专用数字硬件。

使用基于FPGA I/O引脚的DSM，嵌入式系统的所有关键部分都是“软实现”——软件或者软核CPU的FPGA配置代码；加速器、信号处理流水线或者外设的软核IP；软核ADC和DAC等。因此，智能产品设计人员能够更好的控制嵌入式系统的材料成本，少采用微控制器，找到并更新兼容的FPGA器件。

作者：Dr. Endric Schubert和Christian Grumbein
Missing Link Electronics公司

附注
1."Computers as Components – Principles of Embedded Computing System Design" by Wayne Wolf, Morgan Kaufman, 2001
2.Embedded and cyber-physical systems in a nutshell" by Peter Marwedel published at the DAC.COM Knowledge Center, 2010

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)