当我在ise中使用testbench调用modelsim对一个分布式ram进行仿真时（该设计只有一个ds_ram），考虑到IOB延时过大，想直接观察从dsram输出的波形而非引脚上的。我的操作如下：
1. 在综合和实现选项中保留设计层次
2.在modelsim中的structure窗口中查找到从dsram输出到IOB的节点（net），然后添加到wave窗口（这些节点在fpga editior中观察过，的确是所需要的节点）。

然后进行仿真，可是发现其波形和从IOB也就是输出引脚出来的波形是一样的，（我所设的时钟频率较高，出现了很多不定态，一直以为是IOB的影响）。

给我的感觉好像这两个地方波形不应该是一样的，因为毕竟IOB这个primitive本身也有延迟，请各位指点一二，谢谢

不知道我是否把问题阐述明白了