小弟用xilinx的ipcore生成了一个IFFT,并且写了一个tb文件,语法应该都没有问题,但是调用modsim仿真的时候,总是提示Error Loading Design,modsim中simpriim_ver、xilinxCoreLib_ver 等库也都加进去了啊!!
还有,FFTIP核中的实部和虚部输入xn_re,xn_im和IPcore设置里的数据和相位位宽有什么关系啊??
再有,那个scale_sch 怎么设置啊(看datasheet不是太明白)??
各位大虾,小弟比较着急!谢谢各位了!
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |