电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: ESD电路保护设计中的问题 [打印本页]

作者: 静电小强 时间: 2012-10-16 12:40 标题: ESD电路保护设计中的问题

　　兼顾ESD抑制器件的电容和布局因素的超高速数据传输线路保护电路设计师在设计实用而可靠的产品过程中面临着许多静电放电（ESD）问题。不仅如此，电子产品市场向更高数据吞吐量和信号速度发展的趋势更使这本已复杂的问题雪上加霜。ESD保护基本上分为两类：即在制造过程中的保护以及在"现实"环境中的保护。
　　除了保护数据传输线路之外，ESD抑制器件必须保持其信号的完整性。把ESD抑制器设置得距其保护的线路过远有可能降低其有效性。电路板迹线（Board Trace）电感会在芯片上引起额外的电压，即"过冲"。为避免发生这一现象，应尽量把ESD抑制器安放得靠近受保护线路。底线是ESD"解决方案"的选择不再像选择一个额定参数与电路工作电压相符的抑制器那么简单。目前，一种比较有效的解决方案是把电路板的布局以及ESD抑制器件的非抑制电特性考虑在内。在深入研究ESD保护的详细内容之前，回顾一下它的基本知识将有所帮助。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)