电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请教异步fifo设计时的一个问题 [打印本页]

作者: djqlyy2922 时间: 2012-10-25 21:29 标题: 请教异步fifo设计时的一个问题

代码比较简单
assign usedword=(wptr>rptr)?(wptr-rptr)

full?4'hF

empty?4'h0

16-rptr+wptr)));
always @ (posedge w_clk or posedge clear)
if(clear)
  begin
wptr<=4'h0;
pwptr<=4'h0;
  end
else if(!full && wr) begin
  mem[wptr]<=data_in;
  pwptr<=wptr;
  wptr<=(&wptr)?4'h0

wptr+1);
end
always @ (posedge r_clk or posedge clear)
if(clear)
  begin
rptr<=4'h0;
prptr<=4'h0;
data_out<=8'h00;
  end
else if(!empty && rd) begin
  data_out<=mem[rptr];
  prptr<=rptr;
  rptr<=(&rptr)?4'h0

rptr+1);
end
reg n_full=1'b0;
assign full=(wptr==rptr)?n_full:1'b0;
assign empty=(wptr==rptr)?(~n_full):1'b0;
always @ (posedge w_clk or posedge r_clk)
if(w_clk) n_full<=(wptr==prptr);
else n_full<=(wptr==prptr);
但在门级仿真时问题来多了，如

图片附件: 未标题-1.jpg (2012-10-25 21:29, 82.87 KB) / 下载次数 271
http://bbs.eccn.com/attachment.php?aid=26372&k=e1a224bd1fae44acb6231f9055a72710&t=1732313067&sid=3k9J6z

作者: zxopen88 时间: 2012-11-13 10:45

FPGA入门视频学习地址，让我们一起搞定FPGA设计；

http://www.zxopen.com/vediolist.html

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)