标题:
1600Mbps DDR3 高速信号仿真和PCB设计
[打印本页]
作者:
wswnihao
时间:
2012-10-26 15:48
标题:
1600Mbps DDR3 高速信号仿真和PCB设计
来源：汉普专稿
设计简介
Memory
部分的电路板设计在系统设计中占有重要的地位，目前
Memory
速度被一再提升，
DDR3
的速度已经高达
1600Mbps
，数据脉冲宽度只有
625ps
，对信号的质量和时序都提出了更高的要求，同时也增加
PCB
设计需要考量的参数。
线路板设计参数
该线路板设计采用
Memory Down
结构，一共
4
片
SDRAM
，设计速率
1600Mbps
，设计的走线阻抗控制，线宽线距以及等长要求可以由
SI
仿真评估确定。
1.
等长分组处理
DDR
设计采用分组等长的策略，分组可以更好的控制时序要求，简化
pcb layout
难度，在
pcb
布线允许的情况下，也常常采用一起走做等长的处理方法，结果是一致的。
2.SI
仿真需要的
DC,AC
及时序参数
下图展示的
DDR3 SDRAM
在
SI
仿真处理中所需要的部门时序参数，
DDR3
部门的时序分析涉及参数较多，在高速度下，可以用于时序余量计算的时间余量很有限，所以每个参数都要慎重考虑。
3.
时序计算参考
DDR3
在满足信号质量的前提下，还必须满足时序要求。
DDR3
采用的是源同步系统，在工作时必须保证
(DQ, DQS, Clock)
、
(Address/Command,Clock)
、
(Control,Clock)
之间的时序关系，
DDR3
的时序余量分析是前期设计中很重要的一部分。查看详情：
http://www.hampoo.com/cases/caseview/95
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0
