input clk,on;

output xout;

reg xx;

assign xout=xx;

always@(posedge clk)

begin

if(on)

xx=1;

else

xx=0;

end

如果on是一个连续信号，即高电平保持一段时间

按上述程序，xx要等到on边沿变低才可以为0

但我想xx不要通太长，几个clk后就要为0

应该怎样出来好？

我也不想多加一个reg 来作计数将它变回0

能否实现：on上升沿xx＝1，否则xx＝0？