电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 综合的疑问～～～～ [打印本页]

作者: anotherchen 时间: 2006-6-13 15:07 标题: 综合的疑问～～～～

就verilog而言，for、while等循环语句一般不能综合的吧

那么这些不能综合的语句究竟有什么用途？？

作者: stone133 时间: 2006-6-14 12:01

仿真和建模用

作者: anotherchen 时间: 2006-6-15 16:43

论坛究竟发生什么事呢？

头像已经是这样了
然后登陆时，，总是非法操作，，好不容易登陆成功
居然发不了新贴，，所以只好发了个投票～～～～～～～

作者: anotherchen 时间: 2006-6-15 16:45

那么我想问
仿真成功了，，但是不能综合
那么也不能用到实际上啊？

建模，不太懂，，有什么用？

作者: silverwolf7516 时间: 2006-6-15 17:21

我们正在解决这个问题！不好意思了

作者: silverwolf7516 时间: 2006-6-15 17:25

呵呵！好像是ＯＫ了，谁发帖还有问题，找我！

作者: anotherchen 时间: 2006-6-17 17:30

原来如此～～～～

作者: anotherchen 时间: 2006-6-17 22:22

辛苦斑竹了

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)