电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 如何对分频后的时钟施加约束？（不用DCM） [打印本页]

作者: braveboys 时间: 2006-6-15 18:54 标题: 如何对分频后的时钟施加约束？（不用DCM）

如何对分频后的时钟施加约束？（不用DCM）

需要对一个50M的时钟进行1024次分频，使用了两个SRL实现，分频后的信号需要给比较多的逻辑提供时钟，不知道需要对该路径施加什么样的约束。请指点。

另：如果要是只给一两个寄存器提供时钟，那约束是否需要改变？是不是也不用bufg就可以了

作者: stone133 时间: 2006-6-16 08:49

约束了最初的时钟，后面的就不用约束了；
一两个寄存器的时钟用不着加bufg;

作者: braveboys 时间: 2006-6-16 14:13

thanks

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)