标题: 急问FPGA SPARTAN 3下载问题中DONE一直为低的问题。 [打印本页]
作者: xdy2003 时间: 2006-6-24 23:59 标题: 急问FPGA SPARTAN 3下载问题中DONE一直为低的问题。
FPGA 下载配置时候，PROM文件可以下载下去，但FPGA不能工作。我用的是master serial 方式，检查现象如下：
1）DONE引脚一直为低；
2）CCK一直为一方波；
3）Din/Do上电时有小部分方波后一直为高；
4）PROG和INIT引脚为高。
我载PROG，INIT ，DONE都加了上拉电阻，但没有用，DONE还是一直为低；不知道问题出在那里，请高手指点啊。多谢
作者: xdy2003 时间: 2006-6-25 18:04
供电电压都对的啊 ，PROM是XCF16P的，VCCO-2.5V,VCCINT-1.8V检测过了，连线也对啊。就是DONE一直为低，所以FPGA没有工作，郁闷啊，换了个PROM现象也一样。上拉电阻该大改小还是为低，DONE和FPGA引脚也是相连的。
我现在还在查原因，没有进展啊 ，手头只有一块板子，真晕啊。
作者: 我心善良 时间: 2006-6-26 05:02
先试一下用JTAG 方式能不能配置FPGA .如果能说明FAGA没有问题 那问题肯定在硬件连线上,或者在软件上(可能性不太大).
在仔细检查一下硬件连线电路.
采用主串模式要保证FPGA有始终输入信号.
2仔细检查一下硬件连线是否有问题 .或者重新装一下ISE
作者: stone133 时间: 2006-6-26 09:25
下载属性里面有一个“DRIVE DONE TO HIGH”(好像是这么写的)选项，你把它打上对勾试试看
作者: xiaodeyin 时间: 2006-6-27 00:20
非常感谢各位的解答，我的问题已经解决了，原因是CCLK的jitter太大了，我把jitter降下来了，就可以了成功下载了。
作者: stone133 时间: 2006-6-28 09:01
CCLK的jitter为什么会太大？怎么解决的？我也想知道
作者: luffbb 时间: 2006-12-7 23:56
CCLK的jitter太大，怎么降下来，我的板子现在也存在和你一样的问题，不知道是不是也是抖动的问题，怎么降下来那。我用的是atmel的prom
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) |
Powered by Discuz! 7.0.0 |