标题: 用FPGA的FIFO程序，最大读写时钟多大？ [打印本页]
作者: zsz810924 时间: 2006-6-25 15:12 标题: 用FPGA的FIFO程序，最大读写时钟多大？
各位大侠：
大家有谁用过FPGA设计过FIFO程序呀？你们设计的FIFO，最大的读写时钟是多少？我最近设计的fifo，最大时钟只能达到20多兆，我想问一下，读写速率可不可以达到150MHz呢？谢谢
作者: stone133 时间: 2006-6-25 19:32
这个是由具体芯片的参数来决定的，不同型号的芯片支持的最高工作频率不一样
作者: zsz810924 时间: 2006-6-26 19:38
斑竹：
您好，如果芯片是3s1500呢？书上说他的最大读写速率可以达到200M，但是怎么设计才能达到呢
作者: bemoon 时间: 2006-6-27 00:25
拆分复杂逻辑，压缩关键路径，做好2点应该可以把速度提上去。
FIFO牵扯速度的方面可能主要是对空和满的判断上面。用到减法肯定慢。可以换用其他的方法试试。
作者: stone133 时间: 2006-6-27 12:00
一般做出来的是达不到200mhz的，即使你程序上完全优化也是不可能的，200mhz是个极限，这个需要针对器件结构在底层上进行反复设计才能得到（一般都是器件厂商提供的ipcore才能达到），bemoon说的不错，可以提高一定的速率
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) |
Powered by Discuz! 7.0.0 |