标题:
利用低抖动LVPECL扇出缓冲器增加时钟源的输出数3
[打印本页]
作者:
wxg1988
时间:
2012-12-9 20:50
标题:
利用低抖动LVPECL扇出缓冲器增加时钟源的输出数3
相位噪声和抖动测量 1. 重复“逻辑电平测量”部分的第1至第4步。 2. 将ADCLK948/PCBZ未使用的CLK2输出端与50 Ω负载相连(见图5)。 3. 通过一条SMA电缆将CLK2输出端与信号源分析仪相连(见图5)。 4. 测量信号的抖动性能。 图6显示了ADF4351输出端的相位噪声,均方根抖动为325.7 fs。图7显示了ADCLK948输出端的相位噪声。均方根抖动为330.4 fs。 ADCLK948的加性抖动计算如下:√(330.4(sup)2(/sup) - 325.7(sup)2(sup)) = 55.5 fs rms。ADCLK948数据手册中的额定值为75 fs rms。
点击查看: 带输出电池短路保护功能的可靠复合视频传输解决方案>>
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0