原来是通过并口实现其通信,现在想通过SPI总线实现其功能,这样可以减少大约20个管脚。
但不知道如果这样做的话FPGA的地址译码该怎么做了!!
我用的FPGA是spartan3-E系列的,CPU用的是ARM7系列的。
请各位大虾帮帮忙,小妹不甚感激!