电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 关于:CPLD学习中遇到的问题!主指点. [打印本页]

作者: geffu 时间: 2006-7-5 10:59 标题: 关于:CPLD学习中遇到的问题!主指点.

我菜菜鸟最近在学习CPLD电路设计，途中遇到了些麻烦，这里有几个问题，还请各位指点迷经...
    1.在网上找了本关于ALTERA公司MAX7000方面的祥细资料，仔细看了一下，只知道里面含有什么LAB、宏单元、扩展乘积项(共享和并联)、可编程连线阵列及IO控制等...说实话没接受多少。现在我想用174+32实现一个逻辑单元，请问在逻辑功能实现过程中我们是否不用考虑MAX7000内部结构之类(如里面的共享和并行扩展)，只需要按我们自已的要求实现逻辑功能，然后将对应设计时的输入输出引脚接入实际的电路中即可？？？
   2.ALTERA公司有自已的硬件描述语言AHDL但AHDL的祥细资料怎么不及VHDL Verilog HDL多？是不是AHDL用的不够广泛？？？
   3.在电路设计时,我怎么衡量电路中某部分的实际驱动能力？？？

作者: stone133 时间: 2006-7-6 14:52

1。在逻辑功能实现过程中我们可以不用考虑MAX7000内部结构，等你有兴趣关心这些的时候再看也可以；
2。AHDL是altera公司自己开发的，应用得非常不广泛，而且没有成为标准，只是据说对他公司的期间支持很好；
3。“电路中某部分的实际驱动能力”这个说法好像不太合适，驱动能力一般都是指管脚上的驱动能力，这个参数每种具体型号在他的数据手册上都有说明；

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)