MT48LC64M4A2是一款256Mb高速CMOS SDRAM,共有268,435,456 bits。MT48LC64M4A2的内部结构为具有同步接口的四组(quad-bank)DRAM,所有信号都在时钟信号(CLK)的上升沿触发。MT48LC64M4A2每组密度67,108,864-bit,结构为8,192行乘2,048列乘4位带宽。
MT48LC64M4A2采用2n-prefetch架构,可在每个时钟周期改变列地址,从而实现了高速率、完全随机的访问。
MT48LC64M4A2 参数
容量
256 Mb
结构
4 x 16M x 4bits
位宽
4 bits
MT48LC64M4A2 其他特性
电压
3.3 V
接口标准
LVTTL
访问/周期时间
7.5ns @CL=3(PC133)
7.5ns @CL=2(PC133)
刷新
8,192/64ms
MT48LC64M4A2 封装与引脚
TSOP2-54, FBGA60, VFBGA54
MT48LC64M4A2 特性欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |