将TC8831F外接和DRAM从4片4M×1bit 扩展到4片16M×1bit之后,存储器的寻址空间增加到原来的4倍,因此DRAM的地址将增加两位,也就是说增加了一根地址引脚。4片16M×1bit的DRAM除了A11引脚外,其它引脚的连接和图2所示的4片4M×1bit的连接完全相同。对于A11引脚,需设计适当的逻辑控制电路以生成所需的时分控制信号,用以模拟该地址线的寻址控制信号。经过分析,采用MAX plus II仿真以及实际电路验证,A11引脚的控制信号可以通过图4所示的简单电路扩展得到。16M×1bit的DRAM的地址线有12根,对应着24位的地址ad0~ad23,按照DRAM的地址线分时复用的原则,ad12~ad23是高位地址线(行地址),ad0~ad11是低位地址线(列地址)。但由于TC8831F在读写DRAM单元时使用普通的读写模式(区别于快速读写模式),读写每一位数据之前都发送完整的地址信号,即先输出行地址,然后输出列地址,这样就为用简单的逻辑电路实现存储器寻址范围的扩展提供了可能。