电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 在FPGA的时序设计中经常产生毛刺，请问如何避免? [打印本页]

作者: guihua 时间: 2006-7-28 09:56 标题: 在FPGA的时序设计中经常产生毛刺，请问如何避免?

在FPGA的时序设计中经常产生毛刺，请问如何避免?

作者: stone133 时间: 2006-7-28 23:38

最简单的就是加寄存器，但是这样会产生一定的延时；组合逻辑尽量不要和时序逻辑纠缠在一起；

作者: anotherchen 时间: 2006-7-29 11:58

如果时钟就有毛刺呢？
应怎样处理

作者: stone133 时间: 2006-7-29 16:13

时钟有毛刺可是不行，你的时钟是不是用了很多组合逻辑产生出来的？这样的做法是要尽量避免的

作者: yin_wt 时间: 2006-7-30 16:47

避免门控时钟
ASIC可以用来降低功耗

作者: luohongken 时间: 2006-8-1 11:45

可以增加D触发器试试

作者: george_ljl 时间: 2006-8-17 11:26

如果毛刺时间很小可以不去考虑它

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)