电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 高速PCB设计的信号完整性问题 [打印本页]

作者: pcbcb2012 时间: 2013-3-14 14:20 标题: 高速PCB设计的信号完整性问题

随着器件工作频率越来越高，高速PCB设计所面临的信号完整性等问题成爲传统设计的一个瓶颈，工程师在设计出完整的解决方案上面临越来越大的挑战。尽管有关的高速仿真工具和互连工具可以帮助设计师解决部分难题，但高速PCB设计也更需要经验的不断积累及业界间的深入交流。
　　>>  焊盘对高速信号的影响
　　在PCB中，从设计的角度来看，一个过孔主要由两部分组成：中间的钻孔和钻孔周围的焊盘。焊盘对高速信号有影响，其影响类似器件的封装对器件的影响。详细的分析是，信号从IC内出来以後，经过邦定线、管脚、封装外壳、焊盘、焊锡到达传输线，这个过程中的所有关节都会影响信号的质量。但实际分析时，很难给出焊盘、焊锡加上管脚的具体参数。所以一般就用IBIS模型中的封装的参数将它们都概括了，当然这样的分析在较低的频率上可以接收，但对於更高频率信号更高精度仿真就不够精确。现在的一个趋势是用IBIS的V－I、V－T曲线描述Buffer特性，用SPICE模型描述封装参数。
　　>>  布线拓朴对信号完整性的影响
　　当信号在高速PCB板上沿传输线传输时可能会産生信号完整性问题。布线拓扑对信号完整性的影响，主要反映在各个节点上信号到达时刻不一致，反射信号同样到达某节点的时刻不一致，所以造成信号质量恶化。一般来讲，星型拓扑结构，可以通过控制同样长的几个分支，使信号传输和反射时延一致，达到比较好的信号质量。
　　在使用拓扑之前，要考虑到信号拓扑节点情况、实际工作原理和布线难度。不同的Buffer，对於信号的反射影响也不一致，所以星型拓扑并不能很好解决上述数琣a址总线连接到FLASH和SDRAM的时延，进而无法确保信号的质量；另一方面，高速的信号一般在DSP和SDRAM之间通信，FLASH加载时的速率并不高，所以在高速仿真时只要确保实际高速信号有效工作的节点处的波形，而无需关注FLASH处波形；星型拓扑比较菊花链等拓扑来讲，布线难度较大，尤其大量数据地址信号都采用星型拓扑时。
　　>>  RF布线是选择过孔还是打弯布线
　　分析RF电路的回流路径，与高速数字电路中信号回流不太一样。二者有共同点，都是分布参数电路，都是应用Maxwell方程计算电路的特性。但射频电路是模拟电路，有的电路中电压V＝V(t)、电流I=I(t)两个变量都需要进行控制，而数字电路只关注信号电压的变化V＝V(t)。因此，在RF布线中，除了考虑信号回流外，还需要考虑布线对电流的影响。即打弯布线和过孔对信号电流有没有影响。
　　此外，大多数RF板都是单面或双面PCB，并没有完整的平面层，回流路径分布在信号周围各个地和电源上，仿真时需要使用3D场提取工具分析，这时候打弯布线和过孔的回流需要具体分析；高速数字电路分析一般只处理有完整平面层的多层PCB，使用2D场提取分析，只考虑在相邻平面的信号回流，过孔只作爲一个集总参数的R－L－C处理。
　　>>  如何抑制电磁干扰
　　PCB是産生电磁干扰 (EMI) 的源头，所以PCB设计直接关系到电子産品的电磁兼容性(EMC)。如果在高速PCB设计中对EMC/EMI予以重视，将有助缩短産品研发周期加快産品上市时间。
　　EMC的三要素爲辐射源，传播途径和受害体。传播途径分爲空间辐射传播和电缆传导。所以要抑制谐波，首先看看它传播的途径。电源去耦是解决传导方式传播，此外必要的匹配和屏蔽也是需要的。
　　滤波是解决EMC通过传导途径辐射的一个好办法，除此之外，还可以从干扰源和受害体方面入手考虑。干扰源方面，试着用示波器检查一下信号上升沿是否太快，存在反射或Overshoot、Undershoot或Ringing，如果有，可以考虑匹配；另外尽量避免做50%占空比的信号，因爲这种信号没有偶次谐波，高频分量更多。受害体方面，可以考虑包地等措施。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)