Board logo

标题: verilog 语法问题请教! [打印本页]

作者: hankson    时间: 2006-8-15 17:26     标题: verilog 语法问题请教!

请问:


assign a=b==c;


什么意思?


是否在b=c的情况下a=1还是另有意思?谢谢!


作者: jasonw_asix    时间: 2006-8-17 13:51

这个??怎么 会有这样的问题呢 ??
作者: abelstone    时间: 2006-8-22 13:36

assign a=b==c;为

assign a=(b==c);

[此贴子已经被作者于2006-8-22 13:36:54编辑过]


作者: abelstone    时间: 2006-8-22 13:42

更正:assign a=b==c;的意思为assign a=(b==c);

a







欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0