电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: FPGA的宽带步进频率信号源设计 (1) [打印本页]

作者: porereading 时间: 2013-4-19 22:12 标题: FPGA的宽带步进频率信号源设计 (1)

摘要：介绍了基于FPGA和锁相频率合成器芯片ADF4350的宽带步进频率信号源的设计与实现方法。通过分析两种不同的实现方法，确定了以DDS输出的扫描频率控制锁相环鉴相参考频率的方法。该方法能有效结合二者优势，缩短频率的稳定时间，降低输出杂散。通过FPGA的控制、配置，产生了最佳性能的LS波段宽带步进频率信号，具有功耗低、集成度高、输出频率杂散抑制良好等特点。
关键词：步进频率源；FPGA；ADF4350；DDS
引言
频率源是通信系统、雷达系统、仪器仪表等现代电子系统的核心部分之一，其性能的优劣直接影响到整个系统的稳定性，目前的频率合成方法有多种，其中，应用广泛的有直接数字频率合成技术(Direct Digital Synthesis，DDS)和锁相式频率合成器(Phase Locked Loop，PLL)两种，但二者又有各自的优缺点。DDS具有较高的频率精度和杂散抑制，但宽频带是其实现难点；而PLL具有较高的频率输出带宽，但是输出频率不可避免的相位噪声和杂散是其缺陷。本文论述的宽带步进频率信号源设计结合了二者的优势，能够产生低噪声杂散并且高输出带宽的信号。
由于近些年来，宽带步进频率信号以其独特的优势在通信和臂达系统中得到了广泛的应用，因此，本文重点讨论LS波段宽带步进频率信号源设计方法，考虑到FPGA具有较高的系统集成和时序控制性能，设计采用Xilinx公司的spartan3系列FPGA进行频率源模块的配置和控制，使频率源输出的频率能够满足设计要求。
1 频率合成器的工作原理
频率合成器芯片采用ADI公司的宽带频率合成器芯片ADF4350。该芯片是一款内部集成VCO、鉴相器、电荷泵、分频器等的低噪声杂散PLL(锁相环)芯片。VCO基波输出频率范围为2 200～4 400 MHz，支持小数和整数N分频，利用输出端的1／2／4／8／16分频电路可以产生带宽为137．5～4 400 MHz频段内的任意频率。片上VCO内核由3个独立的VCO组成，其输出灵敏度为33 MHz／V，每个VCO使用16个重叠频段，可以仅通过0．5～2．5 V压控范围，便可以控制整个频带的频率输出，该芯片采用5 mm×5 mm封装，具有集成度大、可靠性强、功耗低等特点。ADF 4350的详细信息见参考文献。
ADF4350频率合成器的参考频率fREF由外部提供，该频率经芯片内部R分频器后提供给鉴相器，作为鉴相参考频率FPFD。射频输出RFOUT的反馈频率经内部N分频器后输出的频率为FN，鉴相器将FN与FPFD比较后的相位差转换为与之成比例的脉冲，提供给电荷泵。电荷泵产生携带误差信息的推拉电流，经芯片外部的环路滤波器积分转换成携带相位差信息的调谐电压，调谐片上VCO的压控端，控制并输出相应的频率。片上VCO的输出频率经输出分频器(1／2／4／8／16)电路输出，产生所需射频输出信号：
RFOUT=FPFD×[INT+(FRAC／MOD)]／RFD (1)
其中，INT为芯片内部N分频器的整数分频值，FRAC和MOD分别为N分频器的小数分频系数的分子和分母值，射频输出端分频系数RFD为1／2／4／8／16。因此，通过FPGA配置，有规律的调整鉴相参考频率FPFD或者内部N分频器的分频值便可以实现宽带步进频率信号源的设计。ADF4350硬件外围原理图如图1所示。

电阻R1用来选择是否使用ADF4350的快速锁定模式，具体阻值根据环路带宽值通过ADIsimPLL仿真工具计算。本系统选用非快速镇定模式，因此实际电路中R1电阻部分为开路。硬件电路的可测性设计可以方便后期的系统硬件调试。考虑到高频信号的电路传输特点，将各电源和主要引脚添加了滤波电容，频率输出端采用双端口差分形式输出，提高了频率输出的抗干扰特性。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)