电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 求助 [打印本页]

作者: ldy800222 时间: 2003-9-4 22:35 标题: 求助

请问各位：我在quartus中进行设计，用synplify进行编译，用active hdl进行仿真，为什么总是在它们之间建立不了联系呢？有的可以，有的不行，到底正确的操作是怎么样的呢？

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)