Net fpga_0_Generic_GPIO_GPIO_IO_AXP_pin<1> LOC=P147;
Net fpga_0_Toshiba_SRAM_TH50VSF2581_Mem_DQ_pin<0> LOC=p203;
Net fpga_0_Toshiba_SRAM_TH50VSF2581_Mem_A_pin<17> LOC=p176; 等等
在generate bitstream 下 编译报错如下(所有引脚都提示一个错误状态) 不知道怎么改!!!!!!!!!
ERROR:NgdBuild:755 - Line
'fpga_0_Generic_GPIO_GPIO_IO_WZP_pin<11>' in the design. To suppress this
error specify the correct net name or remove the constraint. The 'Allow Unmatched LOC Constraints' ISE property can also be set ( -aul switch forcommand line users).
请高人指点如何解决这个问题。XD万分感谢!
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |