电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请问，FPGA中的BUFGDLL使用问题？ [打印本页]

作者: studystudy 时间: 2006-9-15 00:02 标题: 请问，FPGA中的BUFGDLL使用问题？

我用SN65LVDS32D输出一个60Mhz时钟信号给XILINX FPGA(XCQ100-4PQffice:smarttags" />240C),时钟从全局IO管腿输入，然后直接接内部的BUFGDLL，不做倍频，目的只是想使输入的60Mhz时钟的占空比好些，但是发现有时加电后，BUFGDLL输出由60Mhz变为30Mhz且时钟不连续。请问1.是否使用BUFGDLL有一定风险，它对输入时钟质量要求如何？2.如何正确使用BUFGDLL？3.如果不用BUFGDLL，有无其它办法改善时钟占空比？

作者: stone133 时间: 2006-9-20 16:44

bufgdll是全局缓冲延迟锁相环，相当于bufg和dll的结合。在早期设计中经常使用，可以完成全局时钟的同步、驱动等功能。随着数字时钟管理单元（dcm）的日益完善，目前bufgdll的应用已经逐渐被dcm取代；
bufg是全局缓冲，他可以很大的改善时钟质量，我觉得楼主用bufg就可以了；
1。dcm这类的锁相环对输入的要求是比较高的，为了达到最小的延迟和抖动，几乎所有的dcm应用都要使用全局缓冲资源，否则很容易工作不正常；
2。虽然bufgdll相当于bufg和dll，但是bufg的能力也有限，如果你的输入时钟质量很差，dll很有可能工作不正常；
3。楼主为什么想改变占空比？时序电路用边沿触发，占空比有什么意义呢？

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)