标题: 请问在DSP Builder里，如何生成Verilog文件？ [打印本页]
作者: EVOC 时间: 2006-9-25 14:13 标题: 请问在DSP Builder里，如何生成Verilog文件？
我在用DSP Builder，生成的文件都是VHDL的，不知道哪位高人知道如何生成Verilog文件？
同事说不能生成Verilog文件，但是能有软件转换，各位有知道的吗？谢谢各位的指点！
作者: kzw 时间: 2006-9-25 16:03
我没有用过dsp builder，在构建nios的过程中，在刚开始构建的时候就有提示是生成verilog还是vhdl的，在dsp builder中没有吗
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) |
Powered by Discuz! 7.0.0 |