同一个projet下，建立多个sch文档，在不同文档中多次引用同一个网络名，那最终这些同名网络都会被连接在一起嘛？

比如，同一个project下有sch1，sch2，sch3，然后sch1里面有一个Netlabel"A"，然后sch2里又引用Netlabel"A"，然后sch3里也用了Netlabel"A"，那导入pcb时会作为同一个节点嘛？

我第一次编译整个project时居然是error，然后更改project option-->error reporting-->Violations Associated with Nets-->Duplicate Nets为"warning"才勉强通过，但是担心这些节点的电气连接特性。

为了保证这些节点的电气连接特性，我这样改可以嘛？