标题:
如何初始化输出端口？
[打印本页]
作者:
yaa
时间:
2006-10-23 16:13
标题:
如何初始化输出端口？
我在用altera的EPM7128 作输出端口的管脚，上电后希望得到一个初始值，这些端口值由什么决定？还是要通过程序实现？我用过51的单片机，上电后端口输出弱上拉的高电平，如果需要低电平，只能通过软件初始化处理,PLD是怎么样我就不知道了，哪位高手指点一二啊!谢谢 各位了 !
作者:
mage1982
时间:
2006-10-23 16:14
用Verilog语言，比如
always
(posedge clk or posedge reset) begin
if(reset) begin
.....//寄存器赋初值
end
......
end
这样你在按下reset键时就会有初始值
如果你希望一上电就有初始值，
可以考虑使用PLD的ROM
作者:
kzw
时间:
2006-10-24 12:33
可以在配置引脚的时候，配置引脚的属性，像若上拉登。
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0
(posedge clk or posedge reset) begin