标题:
[求助]DCM的问题
[打印本页]
作者:
yellowrivr
时间:
2006-10-27 17:41
标题:
[求助]DCM的问题
我用向导生成了一个DCM的模块,可是我用的是VHDL,模块的例子是Verilog,那我怎么例化呢
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0