电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 现场总线的开关量 I/O 模块的总体方案设计2 [打印本页]

作者: rise_ming 时间: 2013-8-25 08:19 标题: 现场总线的开关量 I/O 模块的总体方案设计2

其中，MMU可以管理虚拟内存，高速缓存有独立的16KB地址和16KB数据高速Cache组成。ARM9 20T有两个内部协处理器：CP14和CP15.CP14用于调试控制，CP15用于存储系统控制以及测试控制。它的内部结构如图4 .2所示：

S3C2440X芯片集成了大量的功能单元，包括：
(1) 内核采用1.2 V供电，存储器采用3.3V独立供电，外部IO采用3.3 V独立供电，16KB数据Cache，16KB指令Cache，MMU;
(2) 内置外部存储器控制器(SDRAM控制和芯片选择逻辑);
(3) LCD控制器(最高4K色STN和256K彩色TFT)，一个LCD专用DMA;
(4) 4路带外部请求线的DMA;
(5) 三个通用异步串行端口(IrDA1.0 ， 16-Byte TxFIFO ， and 16-Byte RxFIFO)， 2通道SPI;
(6) 一个多主IIC总线，一个IIS总线控制器;
(7) SD主接口版本1.0和多媒体卡协议版本2.11兼容;
(8) 2个USB Host接口，一个USB Device(VER1.1)接口;
(9) 4个PWM定时器和一个内部定时器;
(10)看门狗定时器;
(11)130个通用I/O;
(12)24个外部中断;
(13)电源控制模式：标准、慢速、休眠、掉电;
(14)8通道10位ADC和触摸屏接口;
(15)带日历功能的实时时钟;
(16)芯片内置PLL;
(17)数码相机接口;
(18)设计用于手持设备和通用嵌入式系统;
(19)16/32位RISC体系结构，使用ARM920TCPU核的强大指令集;
(20)ARM带MMU的先进的体系结构支持Windows CE、EPOC32、Linux;
(21)指令缓存(Cache)、数据缓存、写缓冲和物理地址TAGRAM，减小了对主存储器带宽和性能的影响;
(22)ARM920TCPU核支持ARM调试的体系结构;
(23)内部先进的位控制器总线( AMB A2.0 ，AHB/APB)。
4.3存储器模块
存储器模块包含：64M的FLASH和2片32M的SDRAM.
存储器模块：FLASH存储器是一种在系统可编程器件，存储的信息在系统掉电后不会丢失。它具有低功耗、大容量、擦写速度快、可整片或分区编程(烧写)和擦出等特点，并且可由内部潜入的算法完成对芯片的操作，因而在各种嵌入式系统中得到了广泛的应用。作为一种非易失性存储器，FLASH在系统中通常用于存放程序代码、常量表以及一些在系统掉电以后需要保存的用户数据等。主要的生产厂商为Intel、ATMEL、AMD、SAMSUNG等，他们生产的同型器件一般具有相同的电气特性和封装形式，可以通用。常用的FALSH为8位或16位的数据宽度，编程电压为3.3V.本系统中使用的是三星K9F1208的一款Nand flash，数据存储容量为64MB，采用块页式存储管理。8个I/O引脚充当数据、地址、命令的复用端口。如图4.3所示为S3C2440和K9F1208的连接电路原理图。

与FLASH存储器相比较，SDRAM不具有掉电保持数据的特性，但其存取速度大大高于FLASH存储器，且具有读、写属性。因此，SDRAM在系统中主要用做程序的运行空间、数据及堆栈区。当系统启动时，CPU首先从复位地址0X0处读取启动代码，在完成系统的初始化后，程序代码一般调入SDRAM中运行，以提高系统的运行速度;同时，系统及用户堆栈、运行数据也都放在SDRAM中。SDRAM具有单位空间存储容量大、价格便宜的优点，已广泛应用在各种嵌入式系统中。SDRAM的存储单元可以理解为一个电容，总是倾向于放电，为避免数据丢失，必须定时刷新(充电)。因此，要在系统中使用SDRAM，就要求微处理器具有刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路。S3C2440微处理器片内具有独立的SDRAM刷新控制逻辑，可方便地与SDRAM接口相连。目前常用的SDRAM为16位数据宽度，工作电压一般为3.3 V.本系统中使用HY57V561620作为SDRAM，其基本特性为：工作电压为3.3 V，按4Bank *4M *16 Bit方式组织，单片存储容量为32 MB，支持自动刷新( Auto-Refresh )和自刷新(Self-Refresh )功能，16位数据宽度。如图4.4所示为S3C2440和HY57V561620的连接电路原理图。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)