电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 复位设计中的结构性缺陷及解决方案 [打印本页]

作者: 520503 时间: 2013-11-18 22:27 标题: 复位设计中的结构性缺陷及解决方案

随着数字化设计和SoC的日益复杂，复位架构也变得非常复杂。在实施如此复杂的架构时，设计人员往往会犯一些低级错误，这些错误可能会导致亚稳态、干扰或其他系统功能故障。本文讨论了一些复位设计的基本的结构性问题。在每个问题的最后，都提出了一些解决方案。
复位域交叉问题
1. 问题
在一个连续设计中，如果源寄存器的异步复位不同于目标寄存器的复位，并且在起点寄存器的复位断言过程中目标寄存器的数据输入发生异步变化，那么该路径将被视为异步路径，尽管源寄存器和目标寄存器都位于同一个时钟域，在源寄存器的复位断言过程中可能导致目标寄存器出现亚稳态。这被称为复位域交叉，其中启动和捕捉触发的复位是不同的。
在这种情况下，C寄存器和A寄存器的起点异步复位断言是不同的。在C寄存器复位断言过程中而A触发器没有复位，如果A寄存器的输入端有一些有效数据交易，那么C寄存器的起点异步复位断言引起的异步变更可能导致目标A寄存器发生时序违规，从而可能产生亚稳态。

图1:复位域交叉问题
在上面的时序图中，当有一些有效数据交易通过C1进行时，rst_c_b获得断言，导致C1发生异步改变，w.r.t clk从而使QC1进入亚稳态，这可能导致设计发生功能故障。
2. 解决方案
* 使用异步复位、不可复位触发器或D1触发器POR.
* 如果复位源rst_c_b是同步的，那么则认为来自C_CLR --> Q的用于从rst_c_b_reg -->C_CLR-->C_Q1-->C1-->A_D进行设置保持检查的时序弧能够避免设计亚稳态。然而，通常在默认情况下 C_CLR-->Q时序弧在库中不启用，需要在定时分析过程中明确启用。
* 在目的地(A)使用双触发器同步器，以避免设计中发生亚稳态传播。然而，设计人员应确保安装两个触发器引入的延迟不会影响预期功能。
由于组合环路导致复位源干扰
1. 问题
在SoC 中，全局系统复位在设备中组合了软件或硬件生成的各种复位源。LVD复位、看门狗复位、调试复位、软件复位、时钟丢失复位是导致全局系统复位断言的一些示例。然而，如果由于任何复位源导致的全局复位断言是完全异步的，且复位发生源逻辑被全局复位清零，那么设计中会产生组合环路，这会在该复位源产生干扰。组合路径的传播延迟会根据不同的流程、电压或温度以及干扰范围而不同。如果设计中使用了组合信元用于复位断言和去断言，那么也会导致模拟中出现紊乱情况。这被视为设计人员的非常低级的错误。

图2:复位源干扰(基本问题)
在上图中，当复位源SW_Q断言时，会导致rst_b断言，这是全局复位。现在，如果全局复位本身被用于清除 “SW_Q” 复位断言，那么会在设计中在SW_Q输出和全局复位时产生干扰。此外，在模拟中，这会导致紊乱情况，因为复位源断言试图通过该组合逻辑去断言。
然而，如果复位源(SW_Q)在复位状态机(触发器的SET/CLR输入)为全局复位断言被异步使用，那么复位干扰可能能够复位整个系统(通过断言全局复位)，因为全局系统复位去断言不仅仅与复位源去断言相关。当该复位源(有干扰)被同步使用或在触发器D输入使用的情况下可能依然有一个问题。干扰范围可能无法在至少一个周期内保持稳定，因此这不会被目标触发器捕获。此外，该复位源不能被用作任何电路的时钟(除了脉冲捕捉电路)，因为它可能违反时钟宽度。

图3:复位源干扰(问题2)
在上图中，复位源SW_Q将出现干扰。虽然如果复位源SW_Q的干扰在某个触发器被捕捉作为复位事件状态(在S)或用于其他目的，全局复位输出(rst_b)都没有干扰，但它将导致时序违反/亚稳态，或根本不可能被捕获。
2. 解决方案
* 设计人员永远都不应犯下上述(图2)低级错误。
* 如果复位实现如图3所示，那么设计人员应保证复位源(在该示例中为SW_Q)总是在触发器的SET/CLR输入使用，而不在D或CLK使用。
* 解决这个问题的最好的方法是在复位状态机中使用之前注册该复位源。虽然它将导致时钟依靠全局复位断言，但是无论如何，如果没有时钟，该内部复位(SW_Q)都不会断言。请参见图4.

图4:解决方案1
此外，用户也可以扩展SW_Q断言，然后再在设计中使用它，复位断言与时钟无关。请参见图5.

图5:解决方案2
复位路径的组合逻辑
1. 问题(I)
如果组合逻辑输入大约在同一时间发生变化，那么使用复位路径中的组合逻辑可能产生干扰，这可能在设计中触发虚假复位。下面是一个RTL代码，它会在设计中意外复位。
assign module_a_rstb = !((slave_addr[7:0]==8'h02 & write_enable & (wdata[7:0]==00))
always @(posedge clk or negedge module_rst_b)
if(!module_rst_b) data_q <= 1'b0;
else data_q <= data_d;
在上面的示例中，slave_addr,write_enable和wdata改变它们的值 w.r.t system clock,使用静态时序分析，设计人员可以保证在目标触发器的设置时间窗口之前这些信号在一个时钟周期内的稳定性。然而，在该示例中，这些信号直接用作触发器的异步清零输入。
因此，即使在特定的时间slave_addr[7:0]在逻辑上将其值从“00000110”改为“01100000”,但由于组合逻辑的传播延迟(净延迟和信元延迟)它可以用一个序列“00000110 --> 00000010 --> 00000000 --> 01000000 --> 01100000”生成过渡。
在这段时间里，salve_addr为“00000010”,如果wdata[7:0]始终为零且“write_enable” 已经被断言，那么它将在module_rst_b创建一个无用脉冲，从而导致虚假复位。

图6:复位路径的组合逻辑
2. 解决方案
首先注册组合输出，然后再将其用作复位源(如图7所示)。

图7:复位路径的组合逻辑解决方案
3. 问题(II)
在上面的示例中，复位路径的组合逻辑解决方案并不完善。如果组合逻辑输入大约在同一时间发生变化，那么它可能在设计中触发虚假复位。然而，如果组合逻辑的输入信号变化相互排斥，那么它可能不会引起任何设计问题。例如，测试模式和功能模式相互排斥。因此复位路径的测试复用是有效的设计实践。
然而，对于某些情况，变化相互排斥的静态信号或信号可能会导致设计出现虚假复位触发。下面的示例描述了此类设计可能出现问题。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)