图1 媒体接入控制原理图
图2 时钟产生模块处理流程1.2 控制模块
图3 处理流程 2 设计验证
图4 时钟产生模块的周期信号图
图5 控制模块的四个段
图6 静态段的媒体接入方式
图7 动态段的媒体接入方式