电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: Vivado中的功耗优化 -- Vivado高效设计案例分享 [打印本页]

作者: pengpengpang 时间: 2014-1-13 16:49 标题: Vivado中的功耗优化 -- Vivado高效设计案例分享

Vivado软件对FPGA设计综合实现后，能计算出设计详细的功耗，通过report power得到功耗报告，如图1所示，在环境(Environment)选项栏中设置芯片和芯片所处环境参数。

图1

如图2所示，在供电(Power Supply)选项栏中选择电源参数，

图2

另外此处介绍一下FPGA芯片中的电源供应，如图3所示，其中影响功耗较大的就是VCCINT和VCCBRAM，FPGA中主要的一些资源如BRAM，DSP，Slice等都是由它们供电的。

图3

如图4所示，切换到时钟选项栏，可以说时钟影响着整个设计中信号的翻转率，时钟频率越高当然功耗也就越大，因此功耗计算时需要所有的时钟信息，通过时序约束文件得到已经约束的时钟信息，而那些没有约束的时钟则在这个选项栏中设置，默认的设置是0MHz。

图4

设置完其它参数后，可以得到具体的功耗报告，如图5，6,7,8所示。

图5

图6

图7

图8

Vivado软件在功耗优化方面的性能也是相当出色。当设计在Implementation的过程中，Vivado默认会对设计进行功耗优化，其不会对设计的性能产生任何影响，只是会增加少量的资源占用和编译时间。
打开综合实现完成后的设计，如图9所示，打开Tools > Report > Report Power Optimization 即可显示vivado功耗优化的结果。

图9

如图10所示，在功耗优化报告中Hierarchical Information中有关于BRAMs和Slice Reigisters的信息，其中BRAMs中，Tool Gated BRAMs表示vivado自动对BRAM进行开关控制达到降低功耗的目的，另外BRAM_WRITE_MODE Optimization表示对BRAM写操作做的一些优化；对于Slice Registers，User Gated Slice Register表示设计者对寄存器做的开关控制，Tool Gated Slice Registers表示vivado自动对寄存器做开关控制。

图10

如图11所示，在implementation setting中，Power Opt Design栏中有is_enable选项，此选项表示vivado将执行功耗优化的优先级提高，默认是在优化设计之后才执行功耗优化，使能此选项后，功耗优化是在优化设计之前执行，因此能最大化地优化功耗。

图11

--------来自xilinx中文社区

作者: pengpengpang 时间: 2014-1-13 16:51

共同努力，共同学习！

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)