静电放电（ESD）保护及电磁干扰（EMI）正在成为所有电气设备越来越重要的考虑因素。消费者要求智能手机等便携/无线设备具有更多功能特性及采用纤薄型工业设计，这就要求设计人员要求更加注重小外形封装之中的ESD及EMI性能。本文将分析电路保护要求，比较不同的电路保护技术及滤波技术，介绍安森美半导体应用于典型电路保护及滤波应用的产品，帮助设计工程师设计出更可靠的便携及消费类产品。
关键芯片组外部ESD保护要求
业界正在采用最先进的技术制造先进的系统级芯片（SoC）。设计人员为了优化功能及芯片尺寸，正在持续不断地减小其芯片设计的最小特征尺寸。但相应的代价是：随着特征尺寸减小，器件更易于遭受ESD损伤。当今的集成电路（IC）给保护功能所留下的设计窗口已经减小。ESD保护必须在安全过压及过流区工作。随着业界趋向以更小几何尺寸和更低电压制造更先进IC，IC的安全工作区也在缩小。
有效ESD保护的关键是限制ESD事件期间的电压，令其处于给定芯片组的安全电压窗口内。ESD保护产品实现有效ESD保护的方式，是在ESD事件期间提供接地的低阻抗电流路径；用于新集成电路的保护产品需要更低的动态阻抗（Rdyn），从而避免可能导致损伤的电压。
由于给保护功能所留的设计窗口减小，选择具有低动态阻抗的ESD保护产品变得更加重要，以此确保钳位电压不超过新芯片组的安全保护窗口。因此，ESD保护产品供应商必须提供保护产品有效性的信息，而非仅是保护产品自身的存续等级。
硅ESD保护技术与无源ESD保护技术比较
安森美半导体的保护及滤波方案基于先进的硅工艺。相比较而言，其它几种低成本无源方案结合使用了陶瓷、铁氧体及多层压敏电阻（MLV）材料。这些类型器件传统上ESD钳位性能较弱。在某些无源方案中，下游器件会遭受的电压比安森美半导体硅方案高出一个或多个数量级，下图中的ESD屏幕截图所示，其中比较了安森美半导体硅方案与竞争技术在8 kV ESD应力条件下的表现。竞争技术的导通电压如此之高，以致于它根本不会激活，所测的电压只不过是在50 Ω测量电路上的电压降。其它一些更老技术甚至在经历较少几次ESD冲击后性能就会下降。由于材料成分原因，某些无源器件往往在不同温度条件下的性能表现不一致，因此在恶劣环境下的可靠性更低。
图1：安森美半导体硅器件与无源竞争器件以50 Ω系统在8 kV测得的ESD钳位性能比较
消除信号完整性问题的PicoGuard？ XS ESD保护技术
传统ESD保护产品贴装在信号走线与地之间，在信号路径上不会产生中断。为了将高速数据线路的信号完整性下降问题减至最轻，电容必须最小化，如图2所示。
图2：传统ESD保护设计方法与PicoGuard XS比较
安森美半导体优异的PicoGuard XS技术通过使信号路径穿越保护产品，提供阻抗匹配的信号路径，故而消除了信号完整性问题。PicoGuard XS技术平衡了封装串联电感与保护二极管电容，提供极佳的100 Ω信号路径，与PCB上走线的阻抗匹配。此外，这种设计事实上省下了与保护二极管串联的电感，因而将ESD事件起始阶段的封装引致电压尖峰减至最小。
