电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: Cadence布局布线常见问题详解2 [打印本页]

作者: 海洋狂吻 时间: 2014-2-13 10:21 标题: Cadence布局布线常见问题详解2

10.怎么进行叠层定义?在布线完成之后如何改变叠层设置?

在Allegro中，选Setup-Cross-section。如果想添加层，在Edit栏选Insert，删除为del，材料型号，绝缘层一般为FR-4，Etch层为Copper，层的类型，布线层选Conductor，铺铜层为Plane，绝缘层为Dielectric，Etch
Subclass Name分别为Top，Gnd，S1，S2，Vcc，Bottom。

Film
Type一般选择Positive，plane层选择Negative。如果布线完成之后，发现叠层设置需要改动。比如原来设置的为3，4层是plane层，现在需要改为2，5层，不能简单的通过重命名来改变，可先在2，5层处添加两层plane层，然后将原来的plane层删除。

11.为什么在Allegro布局中元器件在列表中不显示或者显示而调不出来?

首先确定Psmpath，padpath的路径有没有设置，如果没有设置可以在Partdevelop里设置，或者在env文件中手动添加。也有可能器件在列表中存在，但是无法调出，可检查该器件所用到的*.pad文件及封装库文件*.dra,*.psm是否存在于你的工作目录×××/physical里。另外还有一种可能就是页面太小，不够摆放器件，可以在setup-draw
size中调整。

12.为什么器件位置摆放不准确，偏移太大?

主要是因为Grids设置的问题，可在setup-grids中将每一层的Etch及Non-etch的grids的X、Y的spacing间隔调小。对于一些对位置要求比较严格的器件，比如插槽，金手指等用于接口的元器件，则应该严格按照设计者给定的位置尺寸，在命令行里用坐标指令进行定位。如：x
1200 3000 。

13.怎样做一个Mechanical symbol，以及如何调用?

Allegro中File-new，在drawing type中选择Mechanical
symbol。主要是为了生成PCB板的外框模型，在这里面虽然也可以添加pad，但是没有管脚对应关系。Mechanical symbol
完成以后，生成*.dra文件。在Allgro中调用时，选择by symbol―>mechanical。注意右下角的library前面的勾打上。

14.在布局后如何得到一个整理后的所有元件的库?

如果嫌physical目录下各类文件过分繁冗，想删除一些无用的文件，或者只有一个*.brd文件，想获取所有的元件及pad封装库的信息，可以采用这种办法：将*.brd另存在一个新的目录下，在File->选export->libraries，点中所有选项，然后export，即可在你的新目录下生成所有的*.pad,*.psm,*.dra文件。

15.如何定义线与线之间距离的Rule?

我们以定义CLK线与其它信号线之间的距离为例：

在Allegro中：setup->constraints，在spacing rule set中点set
values。首先add一个constraint set name，比如我们取名为CLOCK_NET，然后就在下面定义具体需要遵守的规则。

比如line to line 我们定义为10
mil。接着在allegro主窗口的edit菜单下选择properties，会跳出你的Control工具栏，在find by name
中选择net，在右下角点击more。在新弹出的窗口的列表中选择你所想规定的CLK线，如CK0、CK1、CK2等等，确定右边的selected
objects中以选中所有的线，点Apply。又会出现一个新窗口，在左边的available
properties中选择NET_SPACING_TYPE，在左边给它赋值(名字随意)，比如CLK。回到setup->constraints，

在刚才set values的下面点击Assignment table，即可将所定义的规则赋给所选用的net。

在Specctra中，可先选中所要定义间距的信号线(select —>nets->by list)，然后在rules中选selected
net->clearance,在该窗口可定义一系列的布线规则，比如要定义线与线之间的间距，可在wire-wire栏定义，注意，当点Apply或者OK之后，该栏仍然显示-1(意思是无限制)，只要看屏幕下方的空白栏，是否有定义过的信息提示。

16.为什么在Allegro中画线不能走45度角?

在control控制栏的line lock中，可将90改为45，如果想画弧线，可以将line改为Arc。

17.如何在CCT中定义走线最大最小距离?

同上面定义间距的方法类似，在选中所要定义的线之后，rules->selected net->timing，则可以在minimum
length和maximum length中定义走线的最长最短长度限制，也可以用时间延迟为限制来定义。还有一种方法就是在Specctra
Quest中提取某一根信号线的拓补结构作为模型，在里面定义各段导线的长度限制，然后生成rule文件，可以约束相同类型信号线的走线。

18.在CCT中如何进行一些保存读盘操作(颜色设置、规则保存)?

在Specctra里，可用file->write->session来保存当前布线，用file->write->rules did
files来保存规则文件，调用时均使用file->execute do file,然后打需要调用的存盘文件，如Initial.ses或rules.rul
。在color palette中使用write colormap和来load colormap来保存和读取颜色设置。

19.在CCT中怎么大致定义自动打孔的位置，怎么打一排过孔及定义其排列形状?

CCT中有自动打过孔的功能，在Autoroute->Pre Route->Fanout
。可以指定过孔的方向，比如想把过孔都打在Pad的内部，则可以在location中选inside。其中也可以定义一些其他限制。另外有时我们可以选择一组线进行平行走线，这时就可能同时打一排过孔，右击鼠标选择set
via pattern，可选择其排列形状。在窗口的右下方也有快捷按钮可以选择。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)