各位高手，在下有个问题请教，这个问题严重影响到我板子的调试，各位帮帮忙啊！

       是这样的，整个系统简单的说：高速数据采集与存储电路，以FPGA为核心，对数据进行高速采集，控制采集的数据存储在SRAM中；在数据存储完毕，FPGA发信号告知DSP采集完毕，dsp从SRAM中取数，开始对采集的数据进行相关的处理。由于采集的信号是瞬态信号，而且数据量很大，刚开始定的方案就是这样。现在问题出现了：FPGA要控制采集并将采集的数据存入SRAM要对SRAM的地址进行操作，DSP要从SRAM取数也要对其地址进行操作，所以它们的地址都联在一起了；对于FPGA来说配置的管脚（去控制SRAM的地址）是输出的，而DSP的地址引脚只能是输出和高阻状态；分开调DSP和FPGA部分时，什么都好着，一连起来整个板子的电流大的惊人（单个调时都是0.2A左右，连起来就到1A了，我的DSP烫得不行只好断电了）。

     现在怀疑是地址线连发的问题，不知道怎么解决啊！！不知道我表达清楚没，各位帮帮忙吧！