电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: tlys开发板FPGA Design Flow LAB5的KPSM3程序--参加年度达人 [打印本页]

作者: pengpengpang 时间: 2014-2-28 09:20 标题: tlys开发板FPGA Design Flow LAB5的KPSM3程序--参加年度达人

这个程序的基本目的是，检查Uart是否收到了bit流，如果收到的话，则把收到的数据写回UART发送端口，否则继续执行一个空等待，研究了好久都不明白，把kpsm3 的手册读了一边又一遍，总算折腾出来了，希望对大家有帮助：
rs232_echo:          ; check uart for data
                  ; used to set flags
                  ; nothing, loop again
                  ; read received byte
                  ; write it back out
                  ; loop again

            ; LAB TASK #3
            ; Write code to check if a byte has been
            ; received by the uart.  If so, write it
            ; back to the uart transmit port.  If not
            ; don't do anything and just...

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)