3. ModelSim常用命令
在作FPGA开发时,由于需要屡次的修改源文件进行调试,因此,每次仿真都不可避免的要进行编译。这道程序比较麻烦,ModelSim提供了一个捷径,即我们只需要编写一个*.do文件,然后再ModelSim命令行里键入do *.do就可以替代这一麻烦过程。
下面以Giga Eth MAC开发仿真为例,说明一下*.do的语法结构,如下图所示:
(1) vlib work >> 由于vlib<库名>,表示创建一个库,因此vlib work表示创建一个work库,这里的work是库的名称。
(2) vmap work work >>vmap表示映射库,前一个work表示以创建的库的名称,后一个work表示当前ModelSim工作目录下的文件夹,即将一个名为work的库映射到当前目下的work文件夹。
(3) vlog -work work C:/Xilinx91i/verilog/src/glbl.v >> vlog表示编译源代码,”-work”表示其后面跟着的参数表示编译完的源文件要存放的位置,最后的参数表示源文件的位置,即该语法表示,将文件C:/Xilinx91i/verilog/src/glbl.v编译,得到的编译后的文件,存放在当前工作目录下的work目录下。
最终的仿真结果如下图所示: