电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 大型设计中FPGA 的多时钟设计策略详解 [打印本页]

作者: pengpengpang 时间: 2014-4-16 21:26 标题: 大型设计中FPGA 的多时钟设计策略详解

Tim Behne
Microwave Networks 公司软件与信号处理部经理
timothyb@microwavenetworks.com
利用FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

附件: 2093-3872-fpga-timing.pdf (2014-4-16 21:26, 210.83 KB) / 下载次数 190
http://bbs.eccn.com/attachment.php?aid=44941&k=416e5a99b311b2fb50c2164128aaa17c&t=1719375071&sid=Rp3aHp

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)