标题:
FPGA的静态功耗分析与降低技术
[打印本页]
作者:
porereading
时间:
2014-4-20 11:32
标题:
FPGA的静态功耗分析与降低技术
FPGA
已经被广泛用于实现大规模的数字电路和系统,随着
CMOS
工艺发展到深亚微米,芯片的静态功耗已成为关键挑战之一。文章首先对
FPGA
的结构和静态功耗在
FPGA
中的分布进行了介绍。接下来提出了晶体管的漏电流模型,并且重点对
FPGA
中漏电流单元亚阈值漏电流和栅漏电流进行了详细的分析。最后根据
FPGA
的特点采用双阈值电压晶体管,关键路径上的晶体管采用低阈值电压栅的晶体管,非关键路径上的晶体管采用高阈值电压栅的晶体管,以此来降低芯片的静态功耗。
1
引言
FPGA
因其可以降低成本和设计周期,已经被广泛用于实现大规模的数字电路和系统。随着数字电路规模越来越大,时钟频率越来越高,也增加了
FPGA
的复杂性和技术难度。在深亚微米技术下,随着导电沟道越来越短,静态功耗越来越大,
FPGA
面临许多新的挑战。本文首先简单介绍了
FPGA
的结构和静态功耗在
FPGA
中的分布,接下来介绍了晶体管漏电流的原理,提出了
FPGA
结构中基本单元漏电流的模型并进行了分析,最后提出降低静态功耗的解决措施。
2 FPGA
的结构和静态功耗分布
2.1 FPGA
的结构和基本组成单元
一个
FPGA
的结构如图
1
所示。
FPGA
中含有规则灵活的可编程配置逻辑块,简称
CLB
,在它们周围是一圈可编程输入输出模块,简称
IOB
,两边有两列
BRAM
,位置是在
CLB
和
IOB
的中间。
CLB
、
BRAM
和
IOB
之间是互联资源。
FPGA
的功能是基于查找表
LUT
来实现的,
LUT
是
SRAM
的阵列来实现真值表。图
2
说明了
2
输入查找表的结构。
FPGA
的布线互联是基于
SRAM
控制的可编程开关实现的,有三种基本结构,如图
3
所示。
2.2
静态功耗在
FPGA
不同单元中的分布
通过对
0.25μm
工艺的
FPGA
进行
HSPICE
仿真,静态功耗在
FPGA
中不同单元的分布如图
4
所示。从图中可以看出,静态功耗主要来自配置
SRAM
和布线互联,超过整个电路静态功耗的
70%.
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0