图1:85℃时的静态功耗比较
静态功耗图2: 计数器标准设计的动态功耗比较
6-LUT 结构和改进的互联模式,通过降低平均结点电容来降低核心的动态功耗,效果远远超过仅使用65纳米工艺所带来的改进。图2显示了来自标准设计的核心动态功耗的测量结果,其中每个 Virtex-5 器件和 Virtex-4 器件中都有1024个8位计数器。这些实际的测量结果显示,工艺和结构上的共同优化所带来的动态功耗的降低超过了50%。图3:典型设计中现有 FPGA 的功耗比较
结论欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |