图1 ADS8364工作时序
2 使用硬件描述语言设计数据采集控制模块图2 循环读取方式工作时序
顶层文件的Verilog描述如下:图3 各功能模块连接示意图
2.4 仿真图4 A/D转换过程与数据读取仿真波形
3 使用Xilinx嵌入式开发工具EDK设计IP核图5 用户IP核目录结构图
其中文件夹data用于存放用户IP的配置文件,如.prj文件、.mpd文件和.pao文件等;文件夹hdl用于存放用户IP的HDL代码,即.v或者.vhd文件;而devl(simmodels)文件夹中的工程可以使用户在ISE平台对工程进行设计、综合与仿真,如果设计需要加入网表,可以放在netlist文件夹。CIP在建立用户IP核时,使用了一种专用接口规范(IPIF)。IPIF是一个验证并优化的高度参数化的定制接口,它提供了一个简化的总线协议IPIC[3](IP Interconnect),操作这个总线与直接操作PLB及OPB这些总线相比要简单很多。通过IPIF模块,对其进行参数化定制来满足设计需求,将降低设计与测试的工作量。 将设计的Verilog文件复制到IP核目录下相对应的hdl文件夹下,启动ISE开发平台并打开devl文件夹中的工程文件,在Sources for Implementation中显示的结构如图6所示。图中,adsfifo.vhd是IPIC的描述文件,user_logic.v(或user_logic.vhd)可以实现用户IP核功能设计。图6 文件结构
表1 器件资源使用情况欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |